PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-103016

(43) Date of publication of application: 20.04.1989

(51)Int.CI.

H03K 5/08

(21)Application number : 62-259608

(71)Applicant: TDK CORP


(22) Date of filing:

16.10.1987

(72)Inventor: TAKAHASHI KAZUKIYO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT FOR VOLTAGE COMPARISON (57) Abstract:

PURPOSE: To eliminate the need of an external timing signal by generating a comparator control use timing signal and a latching circuit use strobe pulse signal by using a built-in ring oscillator. CONSTITUTION: An offset compensation type voltage comparator 10 compares an input signal 1 and a reference telegraph signal 2, and outputs its result by a digital value. The output digital value is latched by a D-type flip-flop 20, and the output which has been to offset compensation is outputted to a terminal 9. A ring oscillator 30 is constituted of plural inverter circuits, and output three signals having a prescribed delay. A first signal 4 is supplied as an offset control use pulse voltage to the comparator 10. Also, a second signal 5 having a prescribed delay against said first signal, and a third signal 6 which has been inverted by an inverter 50 are brought to AND operation by an AND circuit 40, and become a



strobe signal 8 to the D-type flip-flop 20. In such a way, the offset compensation type voltage comparator which necessitates no external clock, and also, has a large operation margin can be obtained.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1 - 103016

(3) Int.Cl.4

識別記号

庁内整理番号

每公開 平成1年(1989)4月20日

H 03 K 5/08

H - 7631 - 5J

審査請求 未請求 発明の数 1 (全4頁)

匈発明の名称 電圧比較半導体集積回路

②特 願 昭62-259608

塑出 願 昭62(1987)10月16日

⑫発 明 者 高 橋 一 清

東京都中央区日本橋1丁目13番1号 ティーディーケィ株

式会社内

⑪出 願 人 ティーディーケィ株式

東京都中央区日本橋1丁目13番1号

会社

砂代 理 人 弁理士 山本 恵一

明 細 響

1. 発明の名称

電圧比較半導体集積回路

2. 特許請求の範囲

第1のクロック信号により駆動され入力信号と 基準電位を比較し結果をディジタル値で出力する 比較回路と、

当該比較結果を第2のクロック信号によりラッチしオフセット補償された出力を提供するD型フリップフロップと、

リング型に接続される複数のインバータ回路を 有し、各インバータ回路の出力から所定の遅延を 有する信号を出力可能なリング発振器と、

リング発振器のひとつの出力を前配第1のクロック信号とする手段と、

リング発振器の別の出力から前配第2のクロックを提供する論理演算手段とを有することを特徴とする電圧比較半導体集積回路。

(2) 前記論理演算手段が、リング発展器の第2 の出力とインバータ回路を介したリング発展器の

第3の出力との論理積を与える手段であることを 特徴とする特許請求の範囲第1項記載の電圧止較 半導体集積回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、アナログ借号電圧をデジタル信号電 圧に変換する装置に使用されるオフセット 補償型 電圧比較半導体集積回路に係わるものである。

(従来の技術)

アナログ信号電圧をデジタル信号電圧に変換する、いわゆるA/D変換装置は近年ますます高精度化が要求されている。高精度A/D変換装置には分解能の高い電圧比較回路が必要であるが、分解能は電圧比較回路の入力オフセット電圧によって阻害される。従って入力オフセット電圧を低減することが必要となる。

入力オブセット電圧を低減する方法として半導体集積化された電圧比較回路では製造工程の改良や工夫による集積化されたデバイスの特性の均一化、例えばMOSFET を用いるものであればゲー

ト関値電圧 V_T、相互コンダクタンス gm などの製造ばらつきの低減、更にパイポーラトランジスタを用いるものであれば電流増幅率 hfe、ペース・エミッタ障壁電圧 V_{be} などの製造ばらつきの低減を行なり方法が用いられているが、他の方法としてはこのような製造ばらつきの存在を認めた上で回路上の工夫で入力オフセット電圧を低減する方法がある。即ち、オフセット補償型電圧比較回路である。

充電されたオフセット電圧が差し引かれた形で増幅されてリード線105から出力される。リード線105から出力される。リード線105からの出力電圧はラッチ回路200によってラッチされるが、とれはパルス発生回路300から発生され、リード線107によって印加されるストローブ・パルス電圧によってラッチされる。ストローブ・パルス電圧はパルス発生回路300によって、端子103より入力される外部クロックパルス電圧と散回路100にリード線106を介して印加されるオフセット制御用クロックパルス電圧を増上ではカンセット制御用クロックパルス電圧を増上でいる。

(発明が解決しよりとする問題点)

このような従来のオフセット補償型電圧比較半 導体集積回路では端子103を介して外部からクロ ックパルス電圧を印加しなければならず、その上 パルス発生回路300からオフセット制御用クロッ クパルス電圧及びストロープパルス電圧が適切に 生成されるように外部クロックパルス電圧の周期 いる。このようなオフセット補償型電圧比較回路 の詳しい説明は、1985年2月 に発行された刊行 物「アイ・エス・エス・シー・シー・1985 ・ダ イジスト・オブ・テクニカル・ペイパーズ」 (ISSCC 1985 DIGEST OF TECHNICAL PAPERS)に記載されている。

及びデューティが正確に管理されなければならな いという欠点がある。

本発明は上記欠点を改善するもので、外部から のクロック信号を必要とせずかつ動作マージンの 大きなオフセット補償型電圧比較半導体集積回路 を提供することを目的とする。

(問題点を解決するための手段)

前記目的を達成すると、 の本発明の特徴とより駆動され入力により駆動され入力により駆動され入力により駆動され入力により取動された出力には、 のクロック信号により取動された出力には、 のクロック信号により取動された出力には、 のクロック信号により取動された出力には、 のクロックによりによった出し、 のクロックで提供された出し、 のの出力がいる。 のの出力がいる。 のの出力がいる。 のの出力がいる。 のの出力がいる。 のの出力がいる。 のの出力がいる。 のの出力がいる。 のの出力がいる。 には、 ののには、 の

(作用)

上記構成において、リング発振器はタイミング が少しづつ異なる複数の遅延した信号を出力する ことができる。従って、リング発振器の出力を組 合せ論理回路で処理することにより、比較回路に 必要な全てのクロック信号を安定に得ることが出 来、外部からのタイミング信号は必要としない。 従って前記目的が達成される。

(実施例)

第1図は本発明による電圧比較半導体集積回路 の実施例である。リング発振器 30 からはオフセ ット制御用パルス電圧がリード線4を介してオフ セット補償型電圧比較回路 10 に供給され、オフ セット制御用パルス電圧よりも時間的に遅延した パルス電圧がリード線5を介して論理積回路5亿、 更に遅延したパルス電圧がリード線6を介してイ ンパータ 50 に印加される。リング発振器 30 の 詳細な回路図を第2図に示した。この図で端子4, 5,6 は第1 図のリード線 4,5,6 に対応している。 リング発振回路は奇数段のインパータ回路をリン **グ状に接続したものであり、第2図から分るよう**

パルス電圧とストロープパルス電圧との関係は第 3 図のようになり、オフセット制御パルス電圧が 高レベル時、即ち信号電圧をリード線3に出力し ている期間にストロープパルス電圧がリード線8 を介してD型フリップフロップ回路20に印加され るのでデータがラッチされて出力端子9よりデー タが出力される。

第1図で、第4図における外部パルス入力端子 103 が存在しないことは、本発明の特徴のひとつ である。

(発明の効果)

以上の説明からも理解できるように、本発明に よる電圧比較半導体集積回路では外部からクロッ ク信号を印加する必要がないりえに、内蔵された リング発振回路で遅延パルス電圧が生成されてそ れを用いてオフセット制御用パルス電圧とストロ ープパルス電圧が作られるので、それらの時間遅 延関係を正確に保つことができ、その結果、動作 マージンの大きいラッチ動作を行なりことができ る。

に端子4からのパルス電圧、即ち、オフセット制 御用パルス単圧に対して、端子5からのパルス電 圧はインパータ2段分遅延しており、端子6から のパルス電圧は更にインパータ2段分遅延してい る。端子5からのパルス電圧をストローブ用パル ス億圧1、端子5からのパルス単圧をストロープ 用パルスは圧2とすると、それらの関係は第3図 のようになる。第3図でτは遅延時間を示してい る。なお、これらのパルス電圧の周期はオフセッ ト補償型電圧比較回路 10 及びD型フリップフロ ップ回路 20 の動作速度に比べて充分に長くなる ようにリング発掘回路が構成される。インバータ 回路 50 からの出力はリード線 7を介して論理積 回路 40 に入力され、その出力はリード線8を介 してストロープ・パルス電圧としてD型フリップ フロップ回路 20 に印加される。とゝで、論理積 回路 40 及びインバータ回路 50 もパルス周期に比 べて充分高速なものが用いられる。従って、時間 遅延は殆んどリング発振回路で決まり、他の論理 回路部分での遅延は無視できる。オフセット制御

本文で説明したオフセット補償型電圧比較回路 については待機期間と動作期間をもち、待機期間 にオフセット電圧を記憶し、動作期間にオフセッ ト電圧の低減されるような電圧比較動作を行なう 回路であれば、どのような回路形式のもので良く、 回路を特に限定するものではない。

4. 図面の簡単な説明

第1図は本発明による電圧比較半導体集積回路 の実施例、第2図はリング発振回路、第3図は第 1 図の回路の動作波形図、第4 図は従来の回路の 例である。


1;入力端子、 2;比較電圧入力端子、 10:電圧比較回路、 20:D型フリップフロップ、 30:リング発振回路、40:論理積回路、 50:インパータ回路。

特許出願人

ティーディーケイ株式会社 **特許出顧代理人** 弁理士

山本恵-

特開平1-103016(4)



10:打心小神镜型造丘吹频回路

20: ロ型フリップフロップ回路

30: 9:17を項目路


40: 捻珿顶回路

50:1:パ-9 回路


. 本発明如留玩教将林泉建园路。安坡例

第 1 図 R₁ R₂ R₃ R₄ R_{2m-2} R_{2m-4} (n=1,2,----)

第 2 図



第 3 図



從表。和e小補債型電在X較半導体養積回路。抵略图

第 4 図